Standar LPDDR6 Disetujui oleh JEDEC: Meningkatkan Kecepatan, Mengurangi Daya, Memperkuat Keamanan
Arkadiy Andrienko
Konsorsium industri JEDEC telah secara resmi menyelesaikan pengembangan spesifikasi LPDDR6 – generasi berikutnya dari memori hemat energi yang ditujukan untuk perangkat mobile, sistem otomotif, dan akselerator AI. Standar JESD209-6 menggantikan LPDDR5X dengan peningkatan signifikan di tiga area kunci.
Melampaui pendekatan saluran ganda klasik, LPDDR6 menggunakan "jalan data ganda": setiap chip akan memiliki 2 sub-saluran independen, masing-masing dengan 12 jalur data (DQ) dan 4 jalur perintah/alamat (CA). Arsitektur ini memungkinkan:
- Bandwidth yang meningkat tanpa menambah lebih banyak pin
- Pem switching yang fleksibel antara paket data 32-byte dan 64-byte
- Pemrosesan beban kerja asimetris yang efisien.
Sebuah pengontrol daya adaptif (DVFSL) akan menganalisis beban kerja secara real-time, secara dinamis menurunkan tegangan VDD2 selama keadaan idle. Ini juga secara otomatis mengaktifkan mode saluran tunggal untuk proses latar belakang. Gabungan, inovasi ini dapat menghemat hingga 18% energi pada operasi penyegaran sel memori.
Selanjutnya, LPDDR6 menandai implementasi pertama dari fitur-fitur berikut dalam memori mobile:
- Per Row Activation Counting (Perlindungan Row Hammer): Mengurangi risiko serangan row hammer.
- Partisi Terisolasi untuk Proses Kritis (Carve-out Meta): Membuat zona aman dalam memori.
- Enkripsi Saluran End-to-End: Mengamankan data dalam perjalanan.
- Kode Koreksi Kesalahan On-Die (ECC): Mengoreksi kesalahan di tingkat chip untuk meningkatkan integritas data.
Menurut perkiraan dari Samsung dan SK Hynix, chip LPDDR6 yang diproduksi massal tidak diharapkan tiba sebelum akhir 2026.
